作者:-1????發(fā)布時間:2022-05-12 14:08 ????瀏覽次數 :
隨著NAND Flash的制程越來越先進、單個Cell里面的bit數量不斷增加,數據錯誤率也隨之增長,因此市場對SSD主控的糾錯能力要求越來越高,糾錯技術已經成為SSD主控廠商的核心技術能力。
目前的SSD主控芯片大都采用LDPC編碼來做ECC糾錯,但是受限于芯片面積等因素,主流量產的主控芯片主要采用2K LDPC編碼。英韌科技2018年推出了4K LDPC并在2019年實現量產出貨。在同樣的碼率下(糾錯碼使用bit數量一樣),實測4K LDPC糾錯比2K方案降低UBER至少兩個數量級以上,大大提高糾錯性能。除此以外,英韌主控采用自主研發(fā)的LDPC專利算法,在解碼算法迭代的時候,實時動態(tài)更新并優(yōu)化解碼規(guī)則,因此糾錯能力比同類競爭對手方案提高30%。
不過在芯片中實現4K LDPC的難度還是很大的,如果不做優(yōu)化,相當于至少2個2K LDPC,因此對面積、功耗都有極大的挑戰(zhàn)和要求。 英韌科技從芯片架構設計開始,就考慮到了這些問題,比如針對不同的功耗,復雜度和吞吐率等需求,研發(fā)了多種不同性能的LDPC解碼專利算法,同時利用機器學習和人工智能技術對各種解碼算法進行結構和參數優(yōu)化,使得這些算法硬件復雜度和在滿足各自的需求方面都達到最優(yōu)。最終實現功耗和面積達到現有條件下的極致優(yōu)化,遠遠小于2K LDPC的2倍。
現在和未來的SSD主控芯片廠商必須要有糾錯算法的自研能力才能在主控設計中游刃有余。
英韌科技的LDPC糾錯碼核心完全自主可控,其糾錯技術優(yōu)勢主要體現在兩方面的研發(fā)、設計能力。一方面是研發(fā)設計LDPC糾錯碼。如何設計以及構造性能優(yōu)異的LDPC校驗矩陣是至關重要的一步,這是因為LDPC校驗矩陣的設計構造往往決定了LDPC糾錯碼的糾錯性能和編解碼算法的實現復雜度,如果校驗矩陣設計考慮不周到或設計不好,僅僅靠解碼算法很難將錯誤平層(Error Floor)降低到不影響系統(tǒng)性能的水平,而且會增加LDPC編解碼算法的實現復雜度,帶來芯片功耗的增加和成本的上升以及系統(tǒng)性能的下降。
另一方面是解碼算法,閃存顆粒隨著讀寫次數增加,錯誤率會逐漸上升。英韌科技的解碼算法可以自適應調整解碼算法的流程,在最低功耗、最低延時的情況下做到解碼成功。
基于以上兩方面的技術優(yōu)勢,英韌主控的糾錯于設計之初就從底層原理出發(fā),對矩陣構造和編解碼算法都有許多精妙的優(yōu)化,實現了很多突破。最終糾錯能力極強,發(fā)生糾錯失敗從而觸發(fā)重讀的概率很小,同時糾錯算法消耗的數據讀取延遲短、功耗低。比如從主機發(fā)讀命令到讀取數據,主控的時延只需要10微秒!